《数字电子技术基础期末考试题》-优秀范文-写作素材-范文大全-范文网

网站首页词典首页

标题

数字电子技术基础期末考试题

范文

数字电子技术基础期末考试题

数字电子技术基础学的是什么？期末会考什么呢？下面是小编为大家收集整理的数字电子技术基础相关内容，欢迎阅读。

数字电子技术基础期末考试题

一、单项选择题(每小题1分，共10分)

1、以下描述一个逻辑函数的方法中，( )只能唯一表示。

A.表达式 B.逻辑图 C.真值表 D.波形图

2、在不影响逻辑功能的情况下，CMOS与非门的多余输入端可( )。

A.接高电平 B.接低电平 C.悬空 D.通过电阻接地

3、一个八位二进制减法计数器，初始状态为00000000，问经过268个输入脉冲后，此计数器的状态为( )。

A.11001111 B.11110100 C.11110010 D.11110011

4、若要将一异或非门当作反相器(非门)使用，则输入端A、B端的连接方式是( )。

A.A或B中有一个接“1” B.A或B中有一个接“0”

C.A和B并联使用 D.不能实现

5、在时序电路的状态转换表中，若状态数N=3，则状态变量数最少为( )。

A.16 B.4 C.8 D.2

6、下列几种TTL电路中，输出端可实现线与功能的门电路是( )。

A.或非门 B.与非门 C.异或门 D.OC门

7、下列几种A/D转换器中，转换速度最快的是( )。

A.并行A/D转换器 B.计数型A/D转换器

C.逐次渐进型A/D转换器 D.双积分A/D转换器

8、存储容量为8K×8位的ROM存储器，其地址线为( )条。

A.8 B.12 C.13 D.14

9、4个触发器构成的8421BCD码计数器，共有( )个无效状态。

A.6 B.8 C.10 D.12

10、以下哪一条不是消除竟争冒险的措施( )。

A.接入滤波电路 B.利用触发器

C.加入选通脉冲 D.修改逻辑设计

二、填空题(每空1分，共20分)

1、时序逻辑电路一般由（）和( )两分组成。

2、多谐振荡器是一种波形产生电路，它没有稳态，只有两个

3、数字电路中的三极管一般工作于________区和________区。

4、四个逻辑变量的最小项最多有________个，任意两个最小项之积为________。

5、555定时器是一种用途很广泛的电路，除了能组成________触发器、________触发

器和________三个基本单元电路以外，还可以接成各种实用电路。

6、用2048×12的ROM芯片，最多能实现________个输入________个输出的组合逻辑

函数。

7、对于JK触发器，若J=K，则可完成________触发器的逻辑功能;若K=J=1，则完成

________触发器的逻辑功能。

8、时序逻辑电路的输出不仅和_________有关，而且还与________有关。

9、三态门的输出状态有________、低电平、________三种状态。

10、采用ISP技术的PLD是先装配，后________。

11、转换速度|和______________是衡量A/D转换器和D/A转换器性能优劣的主要指标。

三、简答题(每小题5分，共15分)

1、证明逻辑函数式： BC ? D ? D(B ? C )(AD ? B) ? B ? D。

2、简述下图所示组合逻辑电路的功能。

3、试述施密特触发器和单稳态触发器的工作特点。

四、分析设计题(共30分)

1、试列写下列 ROM结构中Y2、Y1、Y0的函数表达式，并采用八选一数据选择器 74LS152对Y2、Y1、Y0重新实现。要求写出实现表达式，并画出逻辑电路图。其中，ROM地址译码器中，输入地址选中的列线为高电平。(10分)

2、试用 JK触发器和门电路设计一个十三进制的计数器，要求体现逻辑抽象、状态化简、状态方程、特性方程、驱动方程和输出方程等中间过程，画出逻辑电路图，并检查所设计的电路能否自启动。(20分)

参考答案

一、单项选择题。

1-5 CABBD

6-10 DACAB

二、填空题。

1、存储电路，组合电路

2、暂稳态

3、截止，饱和

4、16，0

5、施密特，单稳态，多谐振荡器

6、11，12

7、T，T′

8、该时刻输入变量的取值，电路原来的状态

9、高电平，高阻态

10、编程

11、转换精度

三、简答题

1、略

2、解：该电路为三人表决电路，只要有 2票或 3票同意，表决就通过。

3、解：

施密特触发器：(1)输入信号从低电平上升的过程中，电路状态转换时对应的输入电平，

与输入信号从高电平下降过程中对应的输入转换电平不同;(2)在电路状态转换时，通过电

路内部的正反馈过程使输出电压波形的边沿变得很陡。

单稳态触发器：(1)有稳态、暂稳态两个状态;(2)在外界触发脉冲作用下，能从稳态

翻转到暂稳态，暂稳态持续一段时间后，自动回到稳态;(3)暂稳态持续时间的长短取决于

电路本身参数，与触发脉冲的宽度和幅度无关。

四、分析设计题

1、略

2、略

延伸阅读：数字电子技术基础复习知识点

触发器按逻辑功能的`分类

一.RS触发器

Qn+1=S+RQn

SR=0（约束条件）

二.JK触发器

Qn+1=JQn+KQn

三.T触发器

Qn+1=TQn+TQn

JK触发器的两个输入端连接在一起作为T端，就可以构成T触发器。

当T触发器的控制端接至固定的高电平时，每次CP信号作用后必然翻转成与初态相反的状态。

Qn+1=Qn

四.D触发器

Qn+1=D

时序电路分析

1.从给定的逻辑图中写出每个触发器的驱动方程

2.把得到的驱动方程代入相应的触发器特性方程，得出每个触发器的状态方程，从而组成状态方程组。

3.根据电路图写出输出方程。

2.分析图4-7所示电路的逻辑功能。

（1）写出驱动方程、状态方程

（2）作出状态转移表、状态转移图

（3）指出电路的逻辑功能，并说明能否自启动

试分析图4-9下面时序逻辑电路

（1）写出该电路的驱动方程，状态方程和输出方程

（2）画出Q1Q0的状态转换图

（3）根据状态图分析其功能

任意进制计数器的构成方法

假定已有N进制计数器，需要得到M进制计数器。这时有M＞N和M＜N两种情况（M＞N这里不做讲解）

M＜N时，在N进制计数器的顺序计数过程中要设法跳越N-M个状态，就可以得到M进制计数器了。

方法有置零法和置数法两种。

置零法适用于有异步置零输入端的计数器。它是从S0开始计数并接收了M个计数脉冲以后，电路进入Sm状态产生了一个置零信号加到计数器的异步置零输入端，计数器立刻返回S0状态。这样实现跳越N-M个状态。

置数法是通过给计数器重复置入某个数值来实现跳越N-M个状态，从而得到M进制计数器。

3.十六进制计数器74161的逻辑符号如图4-27（a）所示，功能如表4-1。要求构成十进制计数器，其十个循环状态如图4-27（b）所示。请画出接线图，可以增加必要的门。

时序电路的设计方法

一、逻辑抽象，得出电路的状态转换图或状态转换表

1.分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。

2.定义输入、输出逻辑状态和每个电路状态的含义，并将电路状态顺序编号。

3.依题意列出电路的状态转换图或状态转换表。

二、状态化简

若两个电路状态在相同的输入下有相同的输出，并且转换到同一个次态去，则称这两个状态为等价状态。

状态化简的目的在于将等价状态合并，以求得最简的状态转换图。

三、状态分配

时序逻辑电路的状态是用触发器状态的不同组合来表示的。需要确定触发器的数目n。因为n的触发器共有2n种状态组合，所以为获得时序电路所需的M个状态，必须取2n-1＜M≤2n。

其次，要给每个电路状态规定对应的触发器状态组合。

四、选定触发器的类型，求出电路的状态方程，驱动方程和输出方程

五、根据得到的方程式画出逻辑图

六、检查设计的电路能否自启动

可以利用无关项检查能否自启动，将无关项代入状态转换图当中。

4．试用D触发器设计一个同步五进制加法计数器，要求写出设计过程。

随便看

范文网提供海量优质实用美文，包含随笔、日记、古诗文、实用文、总结、计划、祝福语、句子、职场文档等范文，为您写作提供指导和优质素材。